Nederlands
  nl
English
  en
contact veelgestelde vragen
SMB
 
Introduction to Logic Synthesis using Verilog HDL
Hoofdkenmerken
Auteur: Reese, Robert B.; Thornton
Titel: Introduction to Logic Synthesis using Verilog HDL
Uitgever: Morgan & Claypool Publishers
ISBN: 9781598291063
Serie: Synthesis Lectures on Digital
Land van oorsprong: United States
Prijs: € 47.85
Verschijningsdatum: 28-06-1905
Bericht: Langere levertijd (2-3 weken)
Inhoudelijke kenmerken
Leesniveau: Professional & Vocational
Categorie: Electrical engineering
Technische kenmerken
Verschijningsvorm: Paperback / softback
Paginas: 84
Hoogte mm.: 226
Breedte mm.: 193
Dikte mm.: 6
Gewicht gr.: 168
 

Inhoud:

Explains how to write accurate Verilog descriptions of digital systems that can be synthesized into digital system netlists with desirable characteristics. This book contains numerous Verilog examples that begin with simple combinational networks and progress to synchronous sequential logic systems.
leveringsvoorwaarden privacy statement copyright disclaimer veelgestelde vragen contact
 
Welkom bij Smartbooks